对于并行加法数，当被加数和被加数的所有位同时可用时，就开始两个数的二进制加法运算。在并行加法器电路中，每个全加法器级的进位输出与下一个高阶的进位输入相连，因此也称为纹波进位加法器。
在这种加法器电路中，在输入进位出现之前，不可能产生任何级的和和进位输出。因此在加法过程中会有相当大的时间延迟，即进位传播延迟。在任何组合电路中，信号在输出端子获得正确的输出和之前必须通过门。
考虑上面的图，当输入信号被施加到相应的全加法器上时，求和S4就产生了。但是进位输入C4在其最终稳定状态值上是不可用的，直到进位c3在其稳定状态值上可用。类似地C3依赖于C2 C2依赖于C1。因此，进位必须传播到所有级，以便输出S4和进位C5得到它们最终的稳态值。
传播时间等于典型门的传播延迟乘以电路中的门电平数。例如，如果每个全加法器级的传播延迟为20n秒，那么S4将在80n (20 × 4)秒后达到最终的正确值。如果我们为了增加比特数而增加阶段数，那么情况就会变得更糟。
因此，并行加法器中添加的比特数的速度取决于进位传播时间。然而，信号必须在给定的足够时间内通过门传播，以产生正确的或期望的输出。
下面是在并行加法器中实现二进制加法的高速方法。
- 通过采用更快的门和更少的延迟，我们可以减少传播延迟。但是每个物理逻辑门都有一个能力限制。
- 另一种方法是通过增加电路复杂度来减少进位延迟时间。有几种方法可以加速并行加法器，一种常用的方法是通过消除级间进位逻辑，利用超前进位加法的原理。
超前进位加法器
进位前瞻加法器是一种快速并行加法器，因为它通过更复杂的硬件来减少传播延迟，因此成本较高。本设计将加法器固定比特组上的进位逻辑简化为两级逻辑，是对纹波进位设计的一种改造。
该方法利用逻辑门来查看加数和加数的低阶位，以确定是否生成高阶进位。让我们详细讨论一下。
考虑上面所示的全加法器电路和相应的真值表。如果我们定义两个变量为进位生成Gi和进位传播Pi，
P我=一个我⊕B我
Gi = Ai Bi
求和输出和进位输出可以表示为
Si =⊕Ci
Ci +1 = Gi + Ci
Gi是一个进位生成，当Ai和Bi都为1时，不管输入的进位是多少。Pi是进位传播，它与从Ci到Ci +1的进位传播有关。
4级进位前瞻加法器各阶段进位输出布尔函数可表示为
C1 = G0 + P0 Cin
C1 = G1 + P1
= G1 + P1 G0 + P1 P0 Cin
C3 = G2 + P2
= G2 + P2 G1+ P2 P1 G0 + P2 P1 P0 Cin
C4 = G3 + P3 C3
= G3 + P3 G2+ P3 P2 G1 + P3 P2 P1 G0 + P3 P2 P1 P0 Cin
从上面的布尔方程中，我们可以观察到C4不必等待C3和C2繁殖，但实际上C4与C3和C2同时繁殖。由于每个进位输出的布尔表达式是乘积的和，所以这些可以用一个级别的和门，后面跟着一个或门来实现。
以下图所示为前进进位生成器的每个进位输出(C2、C3和C4)实现三个布尔函数。
因此，可以实现一个4位并行加法器与进位前瞻方案，以提高二进制加法的速度，如下图所示。在这种情况下，每个和输出需要两个Ex-OR门。第一个Ex-OR门产生Pi变量输出，and门产生Gi变量。
因此，在两个门级中，所有这些P和G都产生了。前导进位发生器允许所有这些P和G信号在它们进入稳态值后传播，并在两级门的延迟下产生输出载波。因此，sum输出S2到S4的传播延迟时间相等。
也可以用进位逻辑将4位加法器的数目级联来构造16位和32位并行加法器。16位超前进位加法器是由四个4位加法器和两个门延迟级联而成，而32位超前进位加法器是由两个16位加法器级联而成。
在16位前导进位加法器中，C16和S15分别需要5和8门延迟，与级联的四位前导进位加法器中C16和S15分别需要9和10门延迟相比要少。同样，在32位加法器中，如果32位加法器是由8位4位加法器实现的，C32和S31需要7和10门延迟，与18和17门延迟相比，C32和S31需要较少的输出。
超前进位加法器电路
高速超前进位加法器被几个制造商以不同的位配置集成在集成电路中。有几个单独的进位发生器集成电路可用，因此我们必须与逻辑门连接来执行加法操作。
一种典型的前馈进位发生器IC是74182，它接受四对有源低进位传播(P0, P1, P2和P3)和进位生成(Go, G1, G2和G3)信号和有源高输入(Cn)信号。
它在四组二进制加法器中提供了有源高载波(Cn+x, Cn+y, Cn+z)。该集成电路还通过主动低传播和携带生成输出促进了其他级别的超前。
由IC 74182提供的逻辑表达式是
另一方面，有许多高速加法器集成电路将一组全加法器与超前进位电路相结合。这种集成电路最常用的形式是74LS83/74S283，这是一个4位并行加法器高速集成电路，它包含四个相互连接的带超前进位电路的全加法器。
这种类型的IC的功能符号如下图所示。它接受两个4位数字A3A2A1A0和B3B2B1B0，并将Cin0输入到LSB位置。这个IC产生输出和位，如S3S2S1S0和进位输出Cout3到MSB位置。
通过级联两个或多个并行加法器集成电路，我们可以执行较大二进制数的加法，如8位、24位和32位加法。
