我们将在本教程中学习Ex或Gate。Ex或gate是唯一的或gate。这个词并不常用作inclusive OR gate，它其实就是regular OR gate。异或门有它自己的意义。我们将学习异或门的符号，真值表，其他门(AND, OR, NAND, NOR)的实现，流行的异或集成电路以及异或门(XOR门)的一些重要应用。
大纲
异或门的介绍
异或门，也称为EX或门或异或门，是一种重要的数字逻辑门，它实现了一个异或逻辑，即当且仅当一个输入高时输出高。如果两个输入都是低的或高的，那么输出是低的。
XOR的象征
定义电子元件有多种标准。一般来说，我们遵循IEEE(电气和电子工程师协会)和IEC(国际电工委员会)标准。IEEE和IEC标准中的异或逻辑符号如下所示。
异或门的布尔表达式不能直接确定像和或门。由于它是一种混合门，异或门的输出布尔表达式是输入的乘法、加法和反运算的组合。我们必须使用卡诺图或K -图以及真值表来推导异或门的布尔表达式。
XOR真值表
异或门的真值表如下表所示。从这可以清楚地看出，当两个输入都是相同的(都可能是低的或都可能是高的)时，异或门产生一个逻辑低，即输出的逻辑' 0 '。
低逻辑是逻辑' 0 '，在它的输出，当两个输入是不同的，它产生一个逻辑高值，即逻辑' 1 '在它的输出。
| 输入 | 输出 | |
| 一个 | B | 问 |
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |
上述异或门真值表的K-map表示如下所示。
XOR布尔表达式
利用上面的真值表和相应的K-Map，我们现在可以推导出异或门的布尔表达式。如果A和B是异或门的输入，其输出给出如下:
一个B +一个B
异或输出表示为:
⊕B
也可以写成:
(A + B) (一个+B)
应用De Morgan定律，上述布尔表达式也可以写成:
(A + B)(B)
异或门等效电路
EX-OR门被定义为一个混合逻辑门，有2个输入来执行排斥分离操作。由以上计算可知，异或门的主要布尔表达式为:
一个B +一个B
因此，两个输入的异或电路设计使用与、或和非门如下所示。
只有当其中一个输入高时，两个输入异或门的输出才高。如果两个输入相同，则输出较低。
使用基本逻辑门的异或门
如果一个特定的门不能直接使用，我们可以使用多个门来设计异或门。EX-OR门可以使用基本的逻辑门，如与非门和或门，因为它们是通用门。
与盖茨也不
现在让我们看看如何使用NOR门来实现异或门。为此，我们必须重写上面的异或布尔方程。
Q =一个B +一个B
Q =一个B +一个B+一个一个+ BB
Q = (一个+B) (A + B)
Q = (一个+B(A + B) = (A ' + B ') (A + B)
在两边都取补码，我们得到:
问=((A ' + B ') (A + B))
利用摩根定律，我们得到
问=(' + B”)+(A + B)= (A ' + B ') + (A + B) '
再一次在两边取补码，我们得到
Q =((A ' + B ') + (A + B))= ((A ' + B ') ' + (A + B ') ')
这个等式看起来可以用NOR门来实现。我们总共需要5个NOR门(2个用于A和B的逆，1个用于A和B的NOR, 1个用于A '和B '的NOR，最后一个用于获得上述方程)。下图显示了使用NOR门实现的异或门。
与逻辑门
现在让我们看看如何使用与非门来实现异或门。为此，我们必须重写上面的异或布尔方程。
Q =一个B +一个B
Q =一个B +一个B+一个一个+ BB
Q = (A + B) (一个+B)
Q = (A + B) (一个+B) = (A + B) (A ' + B ')
将德摩根定律应用于上式第二项，得到:
Q = (A + B) (一个B)
现在我们需要使用与非门来实现这个电路。
Q = A (一个B) + B (一个B) = A (AB) ' + B (AB) '
在两边都取补码，我们得到:
问= ((一个B) + B (一个B) ' =(A (AB) ' + B (AB) ')
问= ((一个B)) (B (一个B) ' =((AB)”)(B (AB)”)
最后，再一次在两边加上补语。
Q =(A (A B) ') ' (B (A B) ') '= (A (AB) ') ' (B (AB) ') ')
这个方程看起来可以用与非门来实现。我们需要完全的与非门。下图显示了使用与非门实现的异或门。
使用与、或与与非门
现在让我们看看如何使用NAND、AND和OR门来实现异或门。为此，我们必须重写上面的异或布尔方程。
Q =一个B +一个B
Q =一个B +一个B+一个一个+ BB
Q = (A + B) (一个+B)
Q = (A + B) (一个+B) = (A + B) (A ' + B ')
将德摩根定律应用于上式第二项，得到:
Q = (A + B) (一个B)
上述方程的第一项需要一个OR门，第二项需要一个与门，最后的方程可以通过与门得到。
异或门的脉冲操作
2输入异或门的脉冲操作如下图所示。
3-Input ex或门
在某些情况下，我们需要有多于2个输入的异或门。2个以上的输入异或函数称为“奇函数”或“模-2和”。3输入异或门的布尔函数是:
Q = A⊕B⊕C =一个BC +一个BC+一个BC+ A B C
3输入异或门的真值表和逻辑符号如下所示。
3输入前或门逻辑符号
3个输入异或门的真值表
对于3输入异或门，当奇数个输入在高电平时，我们可以有高输入。因此，3输入的OR门被称为“奇函数OR门”。
| 输入 | 输出 | ||
| 一个 | B | C | 问 |
| 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 |
| 0 | 1 | 0 | 1 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 0 | 1 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 0 |
| 1 | 1 | 1 | 1 |
常用的TTL和CMOS逻辑出入口IC
以下是一些常见的XOR ICs的列表。
| 集成电路数字 | 描述 |
| 4030 | 四个2输入异或门 |
| 4070 | 四个2输入异或门 |
| 7486 | 四个2输入异或门 |
| 74年ls86 | 四个2输入异或门 |
| 741年g86 | 单2输入出入口或门 |
| 74136 | 带集电极开路输出的四路2输入异或门 |
| 74386 | 四个2输入异或门 |
其中，最流行的基于前或门逻辑的TTL IC是74LS86，它是一个四频2输入异或IC。说到CMOS逻辑的异或门IC, CD4030四频2输入异或IC是一个流行的选择。
7486四路2输入异或门IC
IC 7486是一个四路2输入异或门，即在一个封装中包含四个2输入异或门。IC的引脚图和引脚描述如下所示。
| 密码 | 描述 |
| 1 | 门1输入A |
| 2 | 门1输入B |
| 3. | 门1输出Y |
| 4 | 门2 |
| 5 | 门2输入B |
| 6 | 输出Y |
| 7 | 地面 |
| 8 | 输出Y |
| 9 | 门3 |
| 10 | 门3 |
| 11 | 门4输出Y |
| 12 | 门4输入A |
| 13 | 门4输入B |
| 14 | 积极的供应 |
出口或门的应用
异或逻辑门应用广泛。下面将对其中一些进行解释。
用于加法器(加法)
我们可以设计单个加法器(也称为半加法器)，它将两个比特相加，产生单个比特输出。使用异或门设计的单位加法器如下图所示。
例如，在二进制加法中，将两位1和1相加，得到的结果是10;在十进制加法中，得到的结果是2。半加法器的主要原理是尾部和由异或门输出，进位由与门计算。
我们可以将多个单位加法器电路级联组成n位加法器电路，以计算较长的二进制数之和。
伪随机数生成
线性移位寄存器也被称为伪随机数生成器(PNRs)。为了产生随机数，我们通过形成一个线性反馈移位寄存器，将异或逻辑门按特定的顺序排列。
相关和序列检测
异或门能够产生一个低电平输入，即0，当它的所有输入都是高或低的。当我们在一个长数据序列中搜索一个特定的位序列时，我们使用异或门来找到所需的数据位序列。
通过计算得到的0的个数来确定在目标序列中找到所需数据位串的准确性。在许多通信设备中，如解码器和CDMA接收机，我们都使用了相关器来提取一组PRN序列中特定伪随机数序列的奇偶性。
结论
关于排他或门(XOR门)的完整教程。您学习了异或门的符号、真值表和布尔表达式，用NOR和NAND门实现异或门，一个3输入的异或门，它的符号、真值表和布尔表达式，一些常见和流行的异或ic，以及异或门的一些重要应用。
