大纲
介绍
JK触发器是以发明集成电路(IC)的电气工程师杰克·基尔比(Jack Kilby)的名字命名的。一个JK触发器被称为通用可编程触发器，因为使用它的输入J、K预置和Clear，任何其他触发器的功能都可以被模仿。
JK触发器是对没有非法状态的SR触发器的改进。在这种情况下，J输入类似于SR触发器的设置输入，K输入类似于SR触发器的复位输入。JK触发器的符号如下图所示。
JK触发器逻辑图
JK触发器逻辑框图如下图所示。如前所述，JK触发器是SR触发器的改进版本。逻辑图由三个输入与非门代替SR触发器中的两个输入与非门组成，输入由S和R中的J和K代替。
JK翻转的设计——失败是这样三个输入一个与非门J,时钟信号和反馈信号从问的和其他的三个输入NAND K,时钟信号和反馈信号从问:这种安排消除了不确定的状态在SR flip -失败。
真值表
操作
情况1:当输入J和K都很低时，Q返回它之前的状态值，即它持有之前的数据。
当我们在J K触发器上加一个时钟脉冲，并且J输入很低，那么不管其他与非门是什么，与非门1输出都会变得很高。同样地，如果K输入很低，那么与非门2的输出也很高。因此，输出保持在相同的状态，即触发器的状态没有变化。
情形2:当J为低，K为高时，触发器将处于复位状态，即Q = 0, Q ' = 1。
当我们给jk触发器加一个时钟脉冲时，输入为J低K高时，与J输入相连的与非门输出变为1。然后Q变成0。这将再次将flip flop重置为以前的状态。因此，触发器将处于复位状态。
情形3:当J为高，K为低时，触发器将处于Set状态，即Q = 1, Q ' = 0
当我们给jk触发器加一个时钟脉冲时，输入为J高K低时，与K输入相连的与非门输出变为1。然后Q '变成0。这将设置具有高时钟输入的触发器。因此触发器将处于设置状态。
情形4:当输入J和K都很高时，触发器处于切换状态。这意味着输出将补充之前的状态。
真值表
JK触发器的真值表如下所示。
围绕JK触发器的条件竞争
对于J K触发器的高输入，只有低与门是由相互补充的输出触发的，即Q和Q '。因此，当高输入连接到触发器时，在任何时刻，一个门被启用，另一个门将被禁用。如果上门处于disabled状态，它会驱动触发器到SET状态，之后当下门处于enabled状态时，它会驱动触发器到RESET状态，导致输出切换。这将导致jk触发器的绕战状态。
避免赛车状态的步骤
- 我们可以通过设置时钟时间小于触发器的传播延迟来避免竞态。可以通过边缘触发来实现。
- 通过使触发器在一个时钟周期内切换。这个概念被引入到主从J K触发器中。
主从JK触发器
主从J K触发器是一个“同步”设备，它允许数据与时钟信号的定时一起通过。主从触发器由两个串行连接的时钟触发器组成，它们将输入和输出隔离开来，因此术语称为“主从”。主从式JK触发器除了消除普通JK触发器的绕流问题外，还可以模拟SR触发器、时钟触发器、D触发器和Toggle触发器的功能。从触发器的Q和Q '输出被反馈到主触发器，而主触发器的输出被连接到从触发器的输入之一。
当时钟输入高时，主用时钟处于活动状态，从用时钟处于非活动状态。根据输入，主触发器的输出被设置或复位，而从触发器的输出没有改变，因此它保持以前的状态。当从触发器在低时钟输入时变得活跃时，从触发器的输出变化。当时钟高时，主触发器的输出被保持，因为在这段时间内从触发器是不活动的。当时钟低时，主触发器的输出被从触发器看到并传递给输出。从触发器的输出是主-从触发器的最终输出。最后的输出是在时钟脉冲的末尾。
建设
主从JK触发器是两个SR触发器的级联组合，从从触发器的输出反馈到主触发器的输入。主从触发器的电路如下图所示
正时钟脉冲应用于主触发器，它们在应用于从触发器之前是反向的，即主触发器在正跃迁期间是活跃的，从触发器在负跃迁期间是活跃的。在时钟的正边缘期间，输入J和K的数据被传递到主触发器，并保持在那里直到时钟的负边缘发生转换。然后数据或信息被传递到从触发器，在这里输出被收集。
由两个JK触发器组成的主从JK触发器的符号表示如下所示。
主从JK触发器连同预置和清除输入的真值表如下所示。
当时钟输入较低时，主触发器的两个输入即J和K输入对主从触发器的输出没有影响。
当时钟输入高时
- 如果J是低的，K是低的:状态不变。
- 如果J低K高:主从触发器将处于复位状态。
- 如果J高K低:主从触发器将处于设置状态。
- J为高，K为高:处于切换状态。
时间图
输入脉冲的宽度可以小于或大于触发器的传播延迟，它不会影响输出状态。但在不违反设置和保持时间的情况下，时钟正边缘处的J和K输入值会影响主从触发器的输出状态。
应用程序
JK型触发器是数字电子学中应用最广泛的触发器之一。这是因为它们的通用可编程特性。
JK触发器的一些应用包括
•移位寄存器
•频率分规
•切换应用程序
•并行数据传输
•串行数据传输
•二进制计数器
•序列检测器
JK触发器的应用之一是开关。下面将对此进行解释。
JK触发器开关
当我们把时钟信号加到JK触发器上时，输入时钟信号的正跃迁使当前状态输出的开关成为可能。这个启用条件不会持续整个时钟信号的正周期。触发器的J和K输入不能引起时钟脉冲的转换。但正跃迁时的输入值将根据它们的值决定输出。这是JK触发器的应用之一。下面借助波形展示了JK触发器在时钟上正向转换时的输出行为
