大纲
定义:
锁存器是一种具有两种稳定状态的电子逻辑电路，即双稳态多谐振荡器。Latch有一个反馈路径来保留信息。因此闩锁可以是一种存储设备。只要设备上电，Latch就能存储一个比特的信息。当断言enable时，当输入发生变化时，latch立即改变存储的信息，即它们是水平触发设备。当使能信号打开时，它连续地对输入进行采样。
锁存电路可以工作在两种状态取决于触发信号的高或低:有源高或有源低。
- 在有源高锁存电路的情况下，通常两个输入都是低的。电路由任一输入端的瞬时高电平触发。
- 在有效 - 低锁存电路的情况下，通常输入都很高。电路在任何一个输入上都是瞬间低的触发。
SR闭锁
我们可以使用静态门作为基本构件来构造一个简单的锁存器，它可以通过向一个NOR门电路引入反馈来构造两个NOR门。
一个简单的带有反馈的NOR门逻辑如下所示。
这里输入S和R都是0 (S = R = 0)，第一个NOR门的输出是P = 1。在R = 0的情况下，将此输入到第二个NOR门。因此第二个门的输出是Q = 0。当P = 1, Q = 0时，电路处于稳定状态。如果S = 1，那么P = 0。这将使Q =1，如下所示。
这也是一个稳定状态。如果S为0，当Q = 1被反馈到第一个NOR时，没有任何变化，而P仍然为0。如下图所示。
如果R等于1，那么Q就变成了0 P就变回了1。
如果R是0，那么没有变化，我们到达开始的地方。
由于输出不仅依赖于当前的输入，而且还依赖于过去的输入序列，因此电路被称为具有存储器。如果不允许输入条件S = R = 1，则稳定状态输出总是互补的。当S和R都等于1时，P = 0 Q = 0这与互补条件相矛盾。因此，输入条件S = R = 1是不允许的。锁存电路总是以交叉耦合的形式绘制，以强调门之间的对称性。
在这个电路中，当S = 1时，它将输出Q“置”为1，当输入R = 1时，它将输出Q“置”为0。在S = R = 1的限制下，该电路称为Set - Reset Latch (SR Latch)。
种族周围的条件
在逻辑电路中，竞争条件是指“一个逻辑电路的两个输入同时改变，从而使输出处于暂定状态的情况”。投入在竞争中以改变产出。它通常发生在有输出作为电路反馈输入的器件中。当一个设备试图同时执行两个操作(即同时改变两个输入的状态)时，它是一种不希望发生的情况。有几种方法可以避免竞争条件，如使用边缘触发或使用主从触发器。
SR锁存的状态转换表或真值表
状态表类似于组合电路中的真值表，它给出了有关电路状态的信息。由于时序电路的输出依赖于当前和以前的状态，这些被表示为状态表的形式，它显示了基于当前状态和其他输入的下一个状态。
SR闩锁的状态表如下所示。
状态图
除了表格和方程之外，状态机(或系统)还可以用状态图表示。在这个状态图中，一个状态用一个圆表示，状态之间的转换用连接两个圆的线或弧表示。一个简单SR锁存器的状态图如下所示。
状态关系图提供了状态表可以拥有的所有信息。这直接从状态表中获得。
因此锁大门
一般来说，锁存是透明的，即当输入发生变化时，输出立即发生变化。但是对于许多应用程序来说，最好有一个隔离的周期，在这个周期内，即使输入发生了变化，输出也不会发生变化。在此期间，输出被称为真正的“锁定”。这可以通过使用额外的输入(启用或时钟或门)来实现。如果不声明启用(或时钟或门)信号，输入将被忽略，输出将被锁定到先前的值。为了使用这个额外的信号，需要添加额外的逻辑。这些电路被称为门控或时钟锁存。
门禁SR闩锁可以以两种方式:通过添加第二级和门SR闩或通过添加第二级与门̅S̅R闩锁(反向SR闩锁)。
由NOR门构成的门控SR锁存器电路图如下所示。
由与非门构成的门控SR锁存器电路图如下所示。
当与非门反转输入时，̅S̅R门闩变成了门控SR门闩。
当使能(或时钟)高时，闩锁被称为是使能的，即输出响应输入。
当enable(或clock)为低值时，锁存器将被禁用，并保持在该状态，直到断言enable。
门控SR闩锁的符号如下所示
门控SR门闩的真值表如下表所示。
门控SR锁存器状态图如下图所示。
D锁
数据锁存器或延迟锁存器(D锁存器)是一种用于存储数据的简单锁存器。它也被称为透明锁存器。一个简单的D门闩可以用两个与非门构造。
当S = R = 1时，在SR闩锁中发生的竞争条件可以在D闩锁中避免，因为R输入被倒置的S替换，它被重命名为D，因此没有非法或禁止的输入。在D门闩中，Q总是D。
D锁存器的符号如下所示。
这些简单的D锁存并不经常使用，但门控D锁存非常常见。一个简单的D锁存器的真值表如下所示。
封闭的D锁
通过修改一个门控SR门闩，可以很容易地构造一个门控D门闩。对门控SR闩锁的唯一修改是，必须将R输入改为反向s。由NOR SR闩锁形成的门控闩锁如下所示。
当时钟或使能是高(逻辑1)，输出锁存任何在D输入。当使能或时钟低(logic0)时，最后一个使能高的D输入将成为输出。
这个锁存电路永远不会经历“竞争”的情况，因为单个D输入是反向提供给两个输入。因此，不可能有相同的输入条件。因此D锁存电路可以安全地用于任何电路中。
门禁D锁存器的符号如下所示。
类似于门控NOR SR闩锁，门控D闩锁也可以由门控NAND SR闩锁构造。从门控NAND SR落叶松门控D锁存器的电路如下所示。
可以避免使用逆变器，因为可以使用与非门来获得反转值。上述电路需要作一些修改，合成电路如下所示。
门禁D门闩的真值表(或状态表)如下所示。
s门控D锁存器状态图如下所示。
应用程序
- 它们是基本的1位存储设备。
- 在异步系统中，D锁存器通常用作I/O端口。
- 数据锁存器有时用于同步两相系统，以减少晶体管的数量。
门闩的优点
- 锁存器速度更快，因为它不需要等待时钟信号，所以它们大多数用于高速设计。
- 它们需要更少的能量。
- 基于锁扣的设计具有小的模具尺寸。
- 这种锁的主要优点是“时间借用”。如果某个操作在一定时间内没有完成，则该操作的执行时间会借用其他操作时间。
缺点的门闩
- 锁存较难预测，因为有更多的机会影响竞态条件。
- 水平敏感器件，因此有更多的机会亚稳态。
- 由于锁存电路具有电平敏感的特性，因此对其进行分析比较困难。
一个回应
这是一件了不起的工作。我非常感激。