T触发器也称为“切换触发器”。为避免SR触发器中的中间状态发生，我们只能为称为触发输入或切换输入（T）的触发器输入一个输入。然后触发器充当拨动开关。切换意味着“将下一个状态的输出更改为”当前状态输出的补充“。
我们可以通过对JK触发器进行简单修改来设计T触发器。T触发器是单个输入设备，因此通过将J和K输入连接在一起并为它们提供称为T的单个输入，我们可以将JK触发器转换为T触发器。因此，T触发器有时被称为单个输入JK翻转模式。
T触发器的逻辑符号如下所示。它有一个拨动输入（t）和一个时钟信号输入（CLK）。
大纲
T折叠 - 翻转电路
我们可以通过以下任何方法构建T触发器。
将输出反馈连接到输入，在SR触发器中。
将T输入和Q的XOR连接到D触发器中的数据输入到数据输入。
硬 - 将J和K输入连接在一起并将其连接到JK翻转模式中的T输入。
建造
我们可以通过连接和栅极作为NOR门SR锁存器的输入来构造T触发器。这些和栅极输入通过当前状态输出Q及其补充Q'反馈给每个和门。拨动输入（t）与栅极共同连接，作为输入。和栅极也与公共时钟（CLK）信号连接。在T触发器中，提供窄触发器的脉冲序列作为输入（T），这将导致触发器的输出状态变化。因此，这些触发器也称为切换触发器。从SR锁存器构造的T触发器的电路图如下所示
类似地，可以通过修改D触发器来构造T触发器。在D触发器中，输出Qprev是具有T输入的XPrev，并在D输入处给出。从D触发器构成的T触发器的电路如下所示。
D触发器的最简单的构造是使用JK翻转模式。JK触发器的j个输入和k输入连接在一起并提供T输入。下面示出了由JK触发器构造的T触发器的逻辑电路如下所示。
在职的
T触发器是边缘触发的设备等I.E。作为输入提供的窄触发器的时钟信号的低到高或高的低过渡将导致触发器输出状态的变化。
T翻转的真理表
T触发器的真相表如下所示。
如前所述，T触发器是边缘触发设备。例如，考虑由NAND SR闩锁制成的T触发器，如下所示。
如果输出Q = 0，则上NAND处于启用状态，下NAND门处于禁用条件。这允许触发通过S输入来使触发器沿设定状态即Q = 1。
如果输出Q = 1，则上NAND处于禁用状态，下NAND门处于启用状态。这允许触发通过R输入以使触发器处于复位状态I. Q = 0。
简单来说，T触发器的操作是
当T输入低时，T触发器的下一个SATE与当前状态相同。
- t = 0和当前状态= 0然后下一个状态= 0
- t = 1和当前状态= 1然后下一个状态= 1
当T输入高并且在时钟信号的正转换期间，T触发器的下一个状态是当前状态的倒数。
- t = 1和当前状态= 0然后下一个状态= 1
- t = 1和当前状态= 1然后下一个状态= 0
由于每个传入触发交替地更改集合和复位输入，触发器切换。所以要完成一个完整的输出波形循环，需要两个触发器。这意味着T触发器在输入频率的频率的恰好处产生输出。因此，T触发器将充当“分频器电路”。
T触发器的主要缺点是仅在已知先前状态时才知道施加触发脉冲处的触发器的状态。
通常，T触发器不可用作IC。因此，它们可以通过使用JK翻转和SR翻转和D触发器来构造。由JK触发器制成的T触发器的符号如下所示。
应用程序
- 频分电路。
- 2位并行加载寄存器。
频分电路
通过将互补输出Q'送回T输入，可以使用T触发器作为分频器电路。
使用T触发器的分频器的逻辑符号如下所示。
2位并联负载寄存器使用T触发器
我们使用寄存器和移位寄存器来存储数据。但大小始终是对寄存器等内存元素的主要关注点。所以我们使用2位并行负载寄存器而不是4位寄存器。
设计并行加载寄存器时有两个操作要考虑：按住数据并并行加载数据。
要保持T触发器的输出，输入T应为0。
平行载荷是困难的一部分。并行载荷意味着在触发器的输出处获取值x。为此，我们X X输入和当前状态输出并将其送到2到1个Mux。对MUX的另一个输入是常数0（逻辑低）。Mux的输出连接到T触发器的输入。由于它是2位寄存器，因此需要两个这样的组合。2位并联负载寄存器的电路如下所示。
