时序电路基础知识

在本教程中，我们将学习顺序电路，什么是顺序逻辑，顺序电路与组合电路有什么不同，不同类型的顺序电路，一些重要的顺序电路基础知识等等。

组合逻辑和顺序逻辑是数字系统设计的构建块。组合电路包括多路复用器，多路分解器，编码器，解码器等，而顺序电路是锁存器，触发器，计数器，寄存器等。

要了解更多关于顺序逻辑的基础知识以及时钟，触发，同步，异步电路等的所有元素。继续阅读以下教程。

介绍

时序逻辑电路,它的输出不仅取决于输入的现值,也上的输入信号值(值)的历史与组合电路,输出只取决于当前的输入值,在任何瞬间的时间。时序电路可以看作是带反馈的组合电路。顺序电路使用像触发器这样的存储元件作为反馈电路来存储过去的值。顺序逻辑的框图如下所示。

序列逻辑电路用于构造有限状态机，有限状态机是所有数字电路和存储电路的基本组成部分。基本上，实际数字设备中的所有电路都是组合逻辑电路和顺序逻辑电路的混合物。

例子:

一般来说，我们在日常生活中会遇到很多计数器来计算物体的数量，例如计算观众进出礼堂的人数，或者计算停车的车辆的数量。在这种情况下，当任何人进入礼堂时，计数器的值将根据其当前值递增。类似地，它的价值会根据它之前的价值和现在的价值递减。因此Counter保留计数器的当前状态，以执行下一个操作。

这类似于顺序电路，它根据先前的和现在的信号改变它们的状态。

回到顶部

组合电路与顺序电路

组合电路	时序电路
产出只取决于投入的现值。	输出取决于输入的当前和以前的状态值
这些电路将没有任何存储器，因为它们的输出随输入值的变化而变化。	当顺序电路的输出根据先前和现在的值变化时，它们有某种存储器。
没有参与反馈意见。	在顺序电路中，输出作为反馈路径与之相连。
用于基本布尔运算。	用于设计存储设备。
实现于:半加法器电路，全加法器电路，多路复用器，解多路复用器，解码器和编码器。	实施方式：RAM，寄存器，计数器和其他状态挡土机。

回到顶部

C锁定信号在顺序电路中

时钟信号在顺序电路中起着至关重要的作用。时钟是一种信号，它在逻辑电平0和逻辑电平1之间反复振荡。频率恒定的方波是最常见的时钟信号形式。时钟信号有“边”。这些是时钟从0到1(正边)或从1到0(负边)变化的时刻。

时钟信号控制顺序电路的输出，它决定了存储元件何时以及如何改变它们的输出。如果一个时序电路没有任何时钟信号作为输入，电路的输出将随机变化。使它们不能保持它们的状态，直到下一个输入信号到达。但是有时钟输入的顺序电路将保持它的状态直到下一个时钟边缘出现。

回到顶部

顺序电路分类

根据时钟信号的输入，顺序电路分为两种类型。

• 同步时序电路
• 异步顺序电路

同步顺序电路

定义：

在同步顺序电路中，输出取决于时钟实例的输入的存在和先前状态。电路使用内存元素存储先前状态。这些电路中的存储器元件将具有时钟。所有这些时钟信号由相同的时钟信号驱动。

• 使用时钟信号，状态变化将发生在所有存储元素之间。
• 这些电路比异步电路慢一点，因为它们等待下一个时钟脉冲到达来执行下一个操作。
• 这些电路可以计时或脉冲。
• 在输入端使用时钟脉冲的同步顺序电路称为时钟顺序电路。它们非常稳定。
• 使用脉冲改变其状态的顺序电路称为脉冲或未计时的顺序电路。

我们使用同步顺序电路的地方??

•用于摩尔-米粉状态管理机的设计。

•用于同步计数器、触发器等。

回到顶部

同步时序电路的局限性

• 同步时序电路中的所有触发器都必须连接时钟信号。时钟信号是非常高频的信号，时钟分布消耗和耗散了大量的热量。
• 关键路径或最慢路径决定了最大可能的时钟频率。因此它们比异步电路慢。

异步顺序电路

定义

不依靠时钟信号工作的顺序电路称为“异步顺序电路”。

• 当输入信号发生变化时，这些电路将立即改变它们的状态。
• 电路的行为是由任何时刻的信号和输入信号变化的顺序决定的。

• 它们不在脉冲模式下运行。
• 它们有更好的性能，但由于时间问题而难以设计。
• 当我们需要低功耗操作时，我们主要使用异步电路。
• 它们比同步顺序电路更快，因为它们不需要等待任何时钟信号。

在哪里我们使用异步顺序电路？

当操作速度很重要时，就使用这些。由于它们是独立于内部时钟脉冲的，所以它们的运行速度很快。因此它们被用于快速响应电路中。

• 用于具有各自独立时钟的两个单位之间的通信。
• 当我们需要更好的外部输入处理时使用。

异步时序电路的局限性

• 异步顺序电路更难设计。
• 尽管他们有更快的表现，但他们的产出不确定。

回到顶部

顺序电路反馈

组合电路不需要任何反馈，因为输出完全依赖于输入的现值。但是在顺序电路中，输出依赖于输入的过去值和现在的值。为了使用像触发器这样的存储元件，必须在电路中引入反馈。例如，考虑如下所示的一个简单反馈电路。

一世F 0是在实例上的逆变器的输入，该0将传播，输出为1.该1作为输入反馈。该1将传播，输出为0.过程重复，结果是0到1之间的输出的连续振荡。在这种情况下没有稳定状态。

现在考虑以下两个逆变器的以下示例如图所示。

这里，两个逆变器通过反馈到第一逆变器的第二逆变器的输出连接回来。如果0是在实例上的第一变频器的输入，则它通过第一变频器传播，输出为1.该1输入到第二逆变器并通过它传播。第二逆变器的输出为0，其被反馈到第一逆变器。但是第一变频器的输入已经是0，因此不会发生任何改变。据说电路在稳定的电路中。当输入到第一逆变器为1时，可以获得另一种稳定状态。

回到顶部

闩锁和触发器

闩锁

锁存器是顺序电路的基本组成元件。锁存器没有任何时钟信号，也就是说它们是异步顺序电路。

•闩锁由静态门组成。
•锁存器是一种双稳态多谐振荡器，即它有两个稳定状态，并可以在这些状态之间切换。
•锁存器将具有输出的反馈路径。因此，它们使用输入信号的前一个和当前状态在任何即时改变它们的输出。
•当使能时，锁存器的输出不断地受到输入的影响，即输入改变时，输出立即改变。当被禁用时，锁存器的状态保持不变，即它记住它之前的值。时钟或使能信号用作控制信号。
•latch持续检查所有的输入，并相应地改变其输出。
例子:S-R latch是一个简单latch的例子。

例子:S-R latch是一个简单latch的例子。

触发器

触发器也是同步顺序电路的组成部分。它有两个稳定状态。它可以存储一点信息。人字拖会有时钟信号。它们的状态变化取决于时钟脉冲。这些设备将有两种状态和一个反馈路径。

• 触发器是边缘敏感。当时钟信号转换从低到高或高到低电平时，它们将改变状态。
• 在从0到1或1到0的时钟信号的转换之后，当时钟处于恒定0或1时，即使输入改变，状态也保持不变。

例子: j - k触发器。

请注意:锁存器和触发器之间的唯一区别是锁存器对控制信号(时钟或使能)水平敏感，而触发器对控制信号(通常是时钟)边缘敏感。

触发

定义
可以通过在输入信号中产生小的变化来完成触发器的输出的变化。这种小变化可以在时钟脉冲的帮助下完成。该时钟脉冲被称为触发脉冲。

当触发脉冲作用于输入端，使输出端发生变化时，触发器就被称为“触发”。触发器是寄存器和计数器的基本部件，它以多位数字的形式存储数据。多个触发器连接形成一个顺序电路，所有这些触发器都需要触发脉冲。施加到输入端的触发脉冲数决定了计数器的数目。
有两种类型的触发：级别触发和边缘触发

水平触发

其中输出状态的变化的触发过程根据输入的活动级别称为“电平触发”。

级别触发是两种类型的，它们是

1.高级触发。

2.低电平触发。

高水平触发

在高电平触发时，触发器的输出只有在使能输入处于高电平时才发生变化，即逻辑高或逻辑1。高电平触发的符号表示如下所示。

低级触发

在低电平触发中，仅当其使能输入处于低状态时，触发器的输出变为I.e.逻辑低或逻辑0。低级触发的符号表示如下所示。低级触发通常由时钟输入上的气泡识别。

边缘触发

在边缘触发中，只有当输入端出现在时钟脉冲的任意一个跃迁时，即从低到高(0到1)或从高到低(1到0)，输出才会发生变化。

边缘触发有两种，它们是

1.积极的边缘触发。

2.下降沿触发。

积极的边缘触发

在正边缘触发中，输出仅在输入处于时钟脉冲输入的正边沿时发生变化，从而从低到高（0到1）。
当需要在低至高电平转换状态下响应触发器时使用正边缘触发方法。正边缘触发的符号表示如下所示。

负边缘触发

在负边缘触发中，输出仅在输入处于时钟脉冲输入的负边缘时发生变化。从高到低（1到0）的转换。

当需要触发器以高到低电平过渡状态时，使用触发器时使用负边触发方法。负边缘触发的符号表示如下所示。

边缘触发比级别触发更好

最好使用边缘触发而不是级别触发。这是因为电平触发可能导致电路中的不稳定性，用于特定触发触发器的特定情况，当触发器的输出正在改变时，时钟脉冲在同一时间给出输入。从输出到输入的反馈会导致此不稳定性。为了避免这种不稳定性，使用边缘触发的触发器。

回到顶部